来源：科技日报
记者：刘霞

韩国工业技术研究所（KIST）与浦项科技大学（POSTECH）的科学科学家联合研发出一项创新的芯片堆叠新工艺。该技术能够稳定堆叠超过10片超薄半导体芯片，家开实现了约为商用高带宽存储器（HBM）4倍的发出集成密度。这一重大突破有望有效缓解人工智能（AI）领域面临的芯片新工存储瓶颈问题。相关研究成果已发表于最新一期《工程成果》（Engineering Results）杂志。堆叠

AI算力需求推动垂直堆叠技术革新

以ChatGPT、科学图像生成AI及自动驾驶为代表的家开先进AI服务，对数据处理速度提出了极高要求，发出必须能够高速处理海量数据。芯片新工为了进一步提升AI芯片性能，堆叠科研界不再局限于传统的科学横向扩展芯片面积，而是家开转向垂直堆叠技术。这类似于在城市用地紧张时，发出用摩天大楼取代独栋房屋，芯片新工以空间换性能。堆叠目前，HBM（高带宽存储器）正是通过垂直堆叠多个存储芯片来实现高性能的。

超薄芯片堆叠面临巨大挑战

尽管垂直堆叠优势明显，但在实际操作中面临极大技术难题。当芯片厚度缩减至数十微米（比头发丝还细）时，多层堆叠极易引发弯曲、翘曲甚至断裂。随着堆叠层数的增加，工艺难度呈指数级上升，传统方法难以保证结构稳定性。

创新工艺：转移印刷与原位黏合融合

为突破上述局限，研究团队创造性地将转移印刷与原位黏合两种技术整合至同一工艺平台：
* 转移印刷：负责将芯片精准放置到目标位置；
* 原位黏合：使芯片在转移过程中同步完成键合。

这种集成方法实现了芯片转移、放置和电气互联的一体化操作，大幅提升了工艺效率与精度。

实验验证：低温低压下实现高密度集成

为验证新工艺的可行性，团队制备了厚度约14微米的超薄硅芯片。每片芯片均集成了垂直电信号路径和横向再分配布线，这种结构特别适合多层集成应用。

利用该新工艺，团队在低温（低于180℃）和低压（低于2万帕斯卡）的温和条件下，成功堆叠了10余片超薄芯片。实验结果显示：
1. 高精度对准：即便经过多次堆叠，层间对准误差依然极小；
2. 结构稳定：显著抑制了结构翘曲现象；
3. 高密度集成：所得集成密度（总封装厚度）内可堆叠的芯片层数约为传统12层HBM结构的4倍。

这意味着在相同的垂直高度内，新工艺能够容纳数倍于以往的芯片数量。

应用前景广阔

一旦该技术实现商业化，将极大提升单位空间内的芯片集成度，从而显著增强AI半导体的性能。因此，它有望成为未来高性能AI芯片与下一代存储系统的关键核心技术。

此外，该技术还可拓展应用于：
* 基于小芯片（Chiplet）的异构集成；
* 下一代微型LED显示器。

展现出极其广阔的应用前景和市场潜力。