记者 郑晨烨

半导体封测行业正迎来一轮史无前例的咽喉资本开支狂潮。

6月24日，先进长电科技（600584.SH）公告宣布，封装拟投资78亿元在上海临港建设高端先进封测工厂，成半产业一期项目预计于2028年下半年完工。导体事实上，链新仅2026年上半年，咽喉国内四大封测龙头——长电科技、先进通富微电（002156.SZ）、封装华天科技（002185.SZ）和甬矽电子（688362.SH）累计宣布的成半产业扩产投资额已突破270亿元，且全部聚焦于AI算力核心领域。导体

所谓封测，链新即芯片制造流程的咽喉最后环节，包含封装（将晶圆切割后的先进裸片装入外壳以提供保护并引出引脚）与测试（对封装芯片进行功能及性能检测，剔除不良品）。封装长期以来，封测在半导体产业链中仅扮演“配角”角色。

过去数十年，芯片性能的提升主要依赖制程微缩，即通过缩小晶体管尺寸，在同等面积内集成更多晶体管以提升算力。例如，1971年英特尔首款商用处理器4004仅含2300个晶体管，而2024年英伟达B200 GPU已集成超过2080亿个晶体管。

在这一逻辑下，封装的技术门槛与利润率长期偏低。然而，随着制程微缩逼近物理极限——当晶体管栅极宽度仅剩十几个原子时，电子会因量子隧穿效应穿透绝缘层导致漏电，开关功能随之失效。

行业因此转向新路径：将多颗芯片纵向堆叠，通过封装工艺将其连接为整体，以缩短物理距离提升系统性能。华为7月3日更新的《韬定律V2》论文提供了清晰路线图：逻辑折叠技术（将电路拆分至多层晶圆纵向堆叠）将从两层演进至三层、四层甚至更多。每增加一层堆叠，封装端需执行一轮完整的制造流程。

这意味着，封装已从制造末端的“打包”环节，跃升为决定芯片性能上限的核心工序。芯片说ICTIME首席分析师林美炳指出：“当芯片从平面走向立体，封装工艺的精度与复杂度已接近甚至超越部分前道制程，封装行业的角色正在被重新定义。”

据Yole统计，2026年全球先进封装市场规模达522亿美元，在整体封装市场中占比首次突破54%。

供不应求：AI算力驱动产能紧缺

AI算力芯片对先进封装产能的需求呈超预期增长态势。

台积电CoWoS封装（一种利用硅中介层连接算力芯片与高带宽内存的2.5D技术）已成为全球AI芯片主流方案，英伟达H100/H200/GB200及AMD MI300系列均采用此架构。台积电董事长魏哲家在2026年4月Q1法人说明会上强调，先进封装产能持续供不应求，英伟达、博通、AMD等头部客户已锁定绝大部分产能，排期延至2026年底甚至更晚。

台积电计划将2027年先进封装年产能从130万片提升至200万片（增幅超50%），但市场调研机构预测，全球2.5D封装短缺状况直至2027年才略有缓解。

与此同时，单颗AI芯片的封装面积急剧扩大。据记者了解，新一代产品已从“1颗算力芯片+5-6颗HBM”升级为“2颗算力芯片+多颗HBM”，封装面积成倍增长。以12英寸CoWoS晶圆为例，过去可切割30-45颗成品，如今仅能切出约8颗。

产能消耗速度远超扩充速度。台积电正调整资源，将更多产能投向技术难度更高的3D封装，部分2.5D项目向外溢出，为国内封测企业带来承接窗口。

长电科技在4月30日业绩说明会上表示，其2.5D产品加速导入运算电子领域，一季度国内工厂订单饱满，产能利用率超80%。长电科技CEO郑力在SEMICON China 2026上指出：“当精度进入原子级，制造逻辑从依赖晶体管缩小转向系统结构优化。”

国内封测企业同步加码：
* 通富微电：苏州通富超威二期工厂5月开工，专为AMD新一代服务器CPU及AI芯片配套高端FCBGA产线，一期已满产排单至2026年底。苏州工厂大尺寸多芯片产品良率达OSAT领先水平，槟城工厂3nm多芯片封装通过验证，bumping及晶圆测试顺利投产。
* 华天科技：2025年战略客户销售目标完成率达108%。2025年设立注册资本20亿元的南京华天先进封装子公司，专攻2.5D/3D技术；2026年5月追加30亿元投资南京先进封测产业基地二期。2.5D封装平台研发进展积极，CPO封装技术同步推进。
* 甬矽电子：2.5D封装产线于2024年四季度通线，5月公告显示产品处于客户送样验证阶段。6月26日公告拟投资103亿元建设先进封装三期项目，建设期预计96个月。

封测企业敢于大规模投入的根本原因在于利润结构的剧变。传统封测毛利率仅十余点，净利率四五个点，是产业链利润最薄环节；而先进封装净利率可接近30%，二者商业模式截然不同。通富微电2026年一季度归母净利润3.29亿元（同比增224.55%），利润增速远超营收，主要得益于先进封装业务占比提升。

然而，扩产速度受供应链严重制约。资深工程师蒋彬指出，先进封装资本密度极高，每万片月产能需80-100亿元资本开支，堪比14nm晶圆产线。从设备进场到客户导入，最快需一年半。核心设备交期拉长至一年以上，部分厂商因设备延迟被迫将2026年新增产能减半，推迟至2027年。材料端同样紧张，高端覆铜板交期从一周拉长至六周以上，ABF基板价格快速上涨。业内人士预计，供需缺口至少维持三至四个季度。

多重挑战：技术、散热与材料升级

产能扩张仅解决“量”的问题，先进封装面临的技术挑战日益严峻。

1. BOM成本结构剧变
林美炳指出，AI服务器BOM成本结构正在重构。以英伟达A100为例，GPU价值占比曾高达90%-95%；而在Blackwell平台中，因需搭配更多HBM及更大封装基板，GPU占比降至约60%，存储占比升至25%-30%，PCB及光模块价值量增长三倍。封装环节在算力硬件成本中的权重显著上升。

2. 互连效率成为核心驱动力
海光信息副总裁应志伟表示，AI算力集群向万卡规模升级，数据调度与内存协同成为瓶颈。封装工艺决定的芯片间通信距离每缩短一个量级，系统延迟与功耗均显著改善。封装产能紧缺不仅影响单颗芯片出货，更可能卡住整个算力系统的交付节奏。

3. 三大技术方向挑战
随着堆叠层数增加，封装工艺面临互连、散热和基板材料三大挑战：

• 互连：混合键合（Hybrid Bonding）取代微凸点
  传统微凸点间距普遍在20微米以上，限制通信带宽。混合键合取消凸点，通过铜面对齐及加热实现原子级直接互连，间距可降至5微米以下（未来向1微米发展），连接密度提升数个数量级。产业界以10微米为界，低于此门槛必须采用混合键合。
  林美炳认为，混合键合是未来3-5年最确定的技术方向，中国有望在存储和逻辑芯片领域率先大规模应用。三星、美光、SK海力士已明确HBM5的20层堆叠方案必须采用混合键合。
  设备方面，全球市场由荷兰BESI主导（占70%份额），但国产追赶迅速。拓荆科技2025年混合键合设备营收1.36亿元（同比增41.92%），是国内首家实现晶圆对晶圆混合键合商用量产的企业，对准精度达±30nm。北方华创于2026年3月发布芯片对晶圆混合键合设备Qomola HPD30。预计未来3-5年，中国大陆将成为该类设备与材料率先起量的市场。

• 散热：热感知分区与内部集成
  多层堆叠导致下层热量难以散发，功率密度翻倍，底层温度易超标。华为在《韬定律V2》中提出“热感知分区”策略，在设计阶段交错排列高发单元，避免上下层高功耗区域重叠，并研发超薄高导热界面材料。林美炳预测，散热方案将从芯片外部走向内部，未来封装架构可能直接集成碳化硅散热板或金刚石导热材料。

• 基板材料：玻璃基板的崛起
  主流CoWoS封装使用硅中介层或ABF有机载板。随着芯片面积增大，有机载板易因热膨胀不均导致翘曲、断路，良率与可靠性受损。
  玻璃基板热膨胀系数低、平整度高、成本低于硅中介层，且更适合高频通信。台积电、三星、英特尔、AMD均已布局。康宁公司副总裁林春梅表示，玻璃封装虽未完全成熟，但已引起行业高度关注。

长电科技在6月24日公告中明确，新建工厂将重点面向AI算力芯片、高性能处理器及汽车电子，并继续推动2.5D/3D封装、玻璃基板及光电合封等前沿技术突破。

蒋彬总结道，此次变化并非周期性景气波动，而是结构性产业升级。芯片封装从平面走向立体，要求封测厂具备完全不同的工艺能力、材料体系及人才储备。未来的封测行业，将越来越像晶圆制造——重资产、高精度、长验证周期。